TP M2 PERCOBAAN 2
Tugas Pendahuluan Modul 2
Percobaan 2 Kondisi 24
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1= clock, B2=1.
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Rangkaian percobaan 2 kondisi 9 terdiri atas beberapa komponen, yaitu JK flip-flop, Clock, saklar SW-SPDT, VCC sebagai sumber tegangan, ground dan logicprobe yang terhubung pada kedua output flip-flop. Pada rangkaian, kaki Set dan Reset dari JK Flip-flop merupakan aktif low, dimana hanya akan aktif saat menerima input logika 0. Kedua kaki ini terhubung ke input yang berbeda, dimana kaki set terhubung ke B2 dan reset ke kaki B0. Input data dari kaki J dan K dihubungkan menjadi satu yang dinamakan dengan T. Hal inilah yang menyebabkan nama rangkaian menjadi T flip-flop. Kaki T dihubungkan ke Vcc sehingga menerima logika 1. Untuk mengetahui keluaran atau output dari flip-flop, kita pasangkan logicprobe pada output Q dan Q'.
Berdasarkan rangkaian, clock yang diberikan pada flip-flop berjenis aktif low, sehingga akan melakukan perubahan saat kondisi falling saja. T terhubung ke Vcc sehingga akan berlogika 1 . Karena input B0 yang berlogika 0 dihubungkan ke kaki reset aktif low, hal ini menyebabkan kaki reset menjadi aktif. Sebaliknya, saat input B2 yang berlogika 1 dihubungkan ke kaki set, menyebabkan kaki set tidak aktif. Kondisi ini membuat flip-flop berada pada keadaan reset, yaitu output dibalikkan ke 0. Oleh karena itu, nilai pada output Q akan berlogika 0 dan kebalikannya, Q' akan berlogika 1.
5. Link Download
[Kembali]
- Download HTML [klik disini]
- Download Rangkaian Simulasi [klik disini]
- Download Video Simulasi [klik disini]
- Download Datasheet ic 74LS112A [klik disini]
- Download Datasheet ic 7474 [klik disini]
Komentar
Posting Komentar