LAPORAN AKHIR PERCOBAAN 2 M2





1. Jurnal[Kembali]


2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
      
    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)


     
            2. Power DC
Gambar 4 Power DC

           3. Switch (SW-SPDT)
Gambar 5 Switch

          4.  Logicprobe atau LED
Gambar 6 Logic Probe

3. Rangkaian Simulasi[Kembali]

Gambar 7. Rangkaian pada Proteus

4. Prinsip Kerja[Kembali]

        Percobaan kedua ini bertujuan untuk mengetahui bagaimana mekanisme kerja dari T Flip-Flop. Pada rangkaian T flip-flop ini, dilakukan penyederhanaan dari kaki JK flip-flop pada rangkaian dengan cara menggabungkan kedua kakinya menjadi satu. Dalam rangkaian, kita menggunakan IC 74LS112, dimana terdapat dua input J dan K yang telah digabungkan langsung dihubungkan ke sumber daya (vcc) sehingga menerima input logika 1. Input S (set) dan R (reset) yang aktif low dihubungkan ke saklar B1 dan B0, sehingga untuk mengaktifkannya diperlukan input logika 0. Pada rangkaian ini juga terdapat pin Clock yang bersifat falling, yaitu dapat melakukan perubahan atau trigger data saat level berubah dari 1 ke 0. Input yang terdiri dari 3 saklar disesuaikan dengan kondisi pada jurnal, yaitu 
1. B0=0, B1=1, dan B2 tidak dipedulikan (don't care). 
2. B0=1, B1=0, dan B2 tidak dipedulikan (don't care).
3. B0=0, B1=0, dan B2 tidak dipedulikan (don't care).  
4. B0=1, B1=1, dan B2 = clock. 
        Karena S dan R aktif rendah, maka dalam kondisi ini keduanya hanya akan aktif saat menerima input 0.  Berdasarkan kondisi pada jurnal, diperoleh :
  • Jika B0=0, B1=1 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Ini disebabkan karena clocknya bersifat aktif low, sehingga dia akan aktif ketika diberi inputan berupa 0. Karena pada percobaan ini, tepatnya pada kaki R (reset) diberi logika 0, maka untuk rangkaiannya menjadi bersifat asinkronous reset sehingga outputnya menjadi berlogika 0. Ini sesuai dengan tabel kebenaran yang ada.
  • Jika B0=1, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=0. Ini disebabkan karena clocknya bersifat aktif low, sehingga dia akan aktif ketika diberi Q'= 0. Karena pada percobaan ini, tepatnya pada kaki S (set) diberi logika 0, maka untuk rangkaiannya menjadi aktif sehingga outputnya menjadi berlogika 1. Ini sesuai dengan tabel kebenaran yang ada.
  • Jika B0=0, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=1. Ini dinamakan kedaan terlarang, karena kedua ouput sama sama memiliki nilai yang sama yaitu 1. Dimana yang seharusnya untuk nilai Q dengan Q' biasanya nilainya adalah berlawanan. Keadaan ini terjadi saat R (resert) dan S (set) sama sama diberikan inputan 0.
  • Jika B0=1, B1=1 dan B2=clock, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Kondisi ini dinamakan kondisi toggle yatu kondisi disaat outputnya membalikkan nilai output sebeumnya. Dimana sebelumnya output bernilai Q=1 dan sekarang outputnya dibalikkan sehingga nilainya menjadi Q=0. Hasil ouput ini sudah sesuai dengan tabel kebenarannya.

5. Video Percobaan[Kembali]



6. Analisis[Kembali]

1.     1. Analisa input dan output masing-masing kondisi sesuai jurnal!
jawab :
Percobaan kedua bertujuan untuk melakukan pengujian pada T flip-flop untuk mengetahui bagaimana prinsip kerjanya. Pada percobaan, kita menggunakan 3 input, yaitu :

  • B0 = input reset yang aktif low
  • B1 = input set yang aktif low
  • B2 = input clock yang trigger saat falling 
Hasil output dari percobaan berdasarkan input sesuai jurnal yaitu :

  • Jika B0=0, B1=1 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Ini disebabkan karena kaki Set tidak aktif saat diberi input 1 dan kaki Reset aktif saat diberikan input 0. Akibatnya, kondisi rangkaian berada pada kondisi Reset, yaitu output dikembalikan ke 0, sehingga outputnya (Q) berlogika 0 dan Q' berlogika 1. Ini sesuai dengan tabel kebenaran yang ada.
  • Jika B0=1, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=0. Ini disebabkan karena kaki Set aktif saat diberi input 1 dan kaki Reset tidak aktif saat diberikan input 0. Akibatnya, kondisi rangkaian berada pada kondisi Set, yaitu output menuju 1, sehingga outputnya (Q) berlogika 1 dan Q' berlogika 0. Ini sesuai dengan tabel kebenaran yang ada.
  • Jika B0=0, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=1. Ini dinamakan kedaan terlarang, karena kedua kaki set dan reset aktif (menerima input 0). Akibatnya sistem rangkaian menghasilkan output yang memiliki nilai yang sama yaitu 1. Dimana yang seharusnya untuk nilai Q dengan Q' biasanya nilainya adalah berlawanan.
  • Jika B0=1, B1=1 dan B2=clock, maka untuk output yang dihasilkan adalah toggle. kondisi toggle yatu kondisi disaat outputnya memiliki nilai yang berubah-ubah atau membalikkan nilai output sebelumnya. Dimana sebelumnya output bernilai Q=1 dan sekarang outputnya dibalikkan sehingga nilainya menjadi Q=0 dan begitu sebaliknya.



7. Download[Kembali]















 

Komentar

Posting Komentar

Postingan populer dari blog ini

Gambar
  BAHAN PRESENTASI UNTUK MATA KULIAH  ELEKTRONIKA 2022 Nama: Yogi Hamdani Saputra    NIM: 2210951004 Elektronika A Dosen Pengampu ; Darwison,M.T Referensi:      1. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”, Jilid 1, ISBN: 978-        602-9081-10-7, CV Ferila, Padang      2. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”,Jilid 2,  ISBN: 978-        602-9081-10-8, CV Ferila, Padang      3. Robert L. Boylestad and Louis Nashelsky, Electronic Devices and Circuit Theory, Pearson, 2013      4. Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002.      5. Keith Brindley, Starting Electronics, Newness 3rd Edition, 2005      6. Ian R. Sinclair and John Dunton, Practical Electronics Handbook, Newness, 2007.      7. John M. Hughes, Practical Electronics: Components and Techniques, O’Reilly Media, 2015.  
Baca selengkapnya

KOMITMEN TERHADAP KESELAMATAN DAN RESIKO DALAM PEKERJAAN

Gambar
  A. Keselamatan dan Resiko dalam Dunia Kerja Keselamatan dalam dunia kerja mengacu pada serangkaian praktik, prosedur, dan kebijakan yang dirancang untuk melindungi karyawan dari cedera fisik, penyakit, dan kematian yang terkait dengan pekerjaan. Ini melibatkan identifikasi potensi bahaya, penerapan langkah-langkah pencegahan, dan edukasi karyawan tentang praktik kerja yang aman. Tujuan utama dari keselamatan kerja adalah menciptakan lingkungan kerja yang sehat dan bebas dari kecelakaan sehingga produktivitas dapat meningkat dan risiko kerugian dapat diminimalkan. Keselamatan kerja juga melibatkan pemantauan dan evaluasi berkala terhadap prosedur keselamatan untuk memastikan efektivitasnya dan membuat perbaikan yang diperlukan.  Gambar 1. Rambu-rambu K3 Resiko dalam dunia kerja adalah kemungkinan terjadinya insiden atau keadaan yang dapat menyebabkan kerugian atau bahaya bagi karyawan, peralatan, atau proses operasional. Resiko ini dapat berasal dari berbagai sumber, termasuk kon
Baca selengkapnya

KELEBIHAN DAN KEKURANGAN MENJADI SEORANG PEMIMPIN

Gambar
  REALITAS MENJADI SEORANG PEMIMPIN Pemimpin adalah seseorang yang memiliki kemampuan untuk mempengaruhi dan mengarahkan orang lain. Mereka bukan hanya atasan, tetapi juga mentor, motivator, dan pengambil keputusan. Pemimpin yang efektif memiliki visi yang jelas dan mampu mengkomunikasikannya kepada tim mereka. Mereka menunjukkan keteladanan dan integritas, serta mampu membuat keputusan sulit demi kepentingan bersama. Tanggung jawab seorang pemimpin meliputi berbagai aspek. Mereka harus memastikan bahwa tujuan organisasi tercapai, mengelola sumber daya dengan efisien, dan menjaga moral serta produktivitas tim. Seorang pemimpin juga harus berperan sebagai penengah konflik, memfasilitasi komunikasi yang efektif, dan menyediakan umpan balik konstruktif kepada anggota tim. Mereka harus selalu siap untuk menghadapi dan mengatasi tantangan yang muncul, baik yang bersifat internal maupun eksternal. Meskipun banyak tantangan, menjadi seorang pemimpin juga memiliki banyak kelebihan, seperti
Baca selengkapnya