LAPORAN AKHIR PERCOBAAN 1 M2





1. Jurnal[Kembali]


2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
      
    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112


        2. IC 7474 (D Flip Flop)
Gambar 4. IC 7474


           3. Power DC
Gambar 5. Power DC


           4. Switch (SW-SPDT)
Gambar 6. Switch

          5.  Logicprobe atau LED
Gambar 7. Logic Probe

3. Rangkaian Simulasi[Kembali]



Gambar 8. Rangkaian pada Modul De Lorenzo


4. Prinsip Kerja[Kembali]

        Pada percobaan ini, kaki R (reset) terhubung ke B0, kaki S (set) terhubung ke B1, kaki J terhubung ke B2, kaki clk terhubung ke B3, dan kaki K terhubung ke B4. Output yang dihasilkan adalah Q yang terhubung ke H7 dan Q' yang merupakan komplement dari Q dan terhubung ke H6. Kaki D terhubung ke B5 dan kaki clk terhubung ke B6. Output yang dihasilkan adalah Q yang terhubung ke H4 dengan input 0 dan Q' yang terhubung ke H3.

Tabel kebenaran D flip-flop :

Tabel kebenaran D flip-flop :



Percobaan ini memiliki tujuh kondisi, yaitu:
- Jika B0=0, B1=1, dan sisanya don't care, maka output J-K Flip Flop dan D Flip Flop sama, yaitu Q=0 dan Q'=1.
- Jika B0=1, B1=0, dan sisanya don't care, maka J-K Flip Flop dan D Flip Flop memiliki output 1, karena sifat active low berarti input 0 membuatnya aktif atau berlogika 1.
- Jika B0=0, B1=0, dan sisanya don't care, J-K dan D Flip Flop menghasilkan Q=1 dan Q'=1, disebut sebagai kondisi terlarang karena Q dan Q' seharusnya saling berlawanan tetapi memiliki nilai sama. Kondisi ini juga tidak stabil.
- Jika B0=1, B1=1, B2=0, B3=clock, B4=0, B5=0, dan B6=don't care, output J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan D Flip Flop menghasilkan Q=0 dan Q'=1.
- Jika B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, dan B6=don't care, maka J-K Flip Flop menghasilkan Q=0 dan Q'=1, dan D Flip Flop menghasilkan Q=0 dan Q'=1.
- Jika B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don't care, dan B6=0, maka output J-K Flip Flop adalah Q=1 dan Q'=0, sementara D Flip Flop menghasilkan Q=0 dan Q'=1.
- Jika B0=1, B1=1, B2=1, B3=clock, B4=1, dengan B5 dan B6 diputus, outputnya akan berada dalam mode toggle, di mana output akan berlawanan dengan hasil sebelumnya.

5. Video Percobaan[Kembali]



6. Analisis[Kembali]
1. Analisa input dan output pada masing-masing kondisi. Buatkan prosesnya menggunakan rangkaian dalam masing-masing flip-flop!
jawab :
        Percobaan 1 merupakan pengujian bagaimana prinsip kerja dari D flip-flop dan JK flip-flip. Pada percobaan, kita menggunakan beberapa input yang terdiri atas :
- B0 : inputan R pada JK flip-flop & D flip-flop
- B1 : inputan S pada JK flip-flop & D flip-flop
- B2 : inputan J pada JK flip-flop
- B3 : inputan clock pada JK flip-flop
- B4 : inputan K pada JK flip-flop
- B5 : inputan D pada D flip-flop
- B6 : inputan clock pada D flip-flop

Analisa input dan output dari masing-masing flip-flop yaitu :
A. JK Flip-Flop 
  • Kondisi 1-> B0=0, B1=1, sementara B2, B3, B4 = don't care. Pada kondisi ini kaki set akan menerima input 1 dan kaki reset menerima input 0. Karena kedua kaki berjenis aktif low, maka kaki reset akan aktif. Oleh karenanya, kondisi rangkaian berada dalam kondisi reset sehingga Q'=1 dan Q=0.
  • Kondisi 2-> B0=1, B1=0, sementara B2, B3, B4 = don't care. Pada kondisi ini kaki set akan menerima input 0  dan kaki reset menerima input 1. Karena kedua kaki berjenis aktif low, maka kaki set akan aktif. Oleh karenanya, kondisi rangkaian berada dalam kondisi set sehingga Q'=0 dan Q=1.
  • Kondisi 3-> B0=0, B1=0, sementara B2, B3, B4 = don't care. Pada kondisi ini kaki set akan menerima input 1 dan kaki reset menerima input 1. Karena kedua kaki berjenis aktif low, maka kedua kaki reset dan set aktif. Hal ini menimbulkan kondisi terlarang, yaitu kondisi yang menyebabkan output Q & Q' bernilai 1. Oleh karenanya, kondisi rangkaian berada dalam kondisi terlarang sehingga Q=Q'=1.
  • Kondisi 4-> B0=1, B1=1, B2=0, B3=CLK, B4=0. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh J, K, dan CLK. J berfungsi untuk mengatur kondisi set dan K untuk kondisi reset. Karena J berlogika 0 dan K berlogika 1 maka output dari kondisi ini pada J-K flip-flop adalah Q=0 dan Q'=1. 
  • Kondisi 5-> B0=1, B1=1, B2=0, B3=CLK, B4=1. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh J, K, dan CLK. J berfungsi untuk mengatur kondisi set dan K untuk kondisi reset. Karena J berlogika 0 dan K berlogika 1 maka output dari kondisi ini pada J-K flip-flop adalah Q=0 dan Q'=1. 
  • Kondisi 6-> B0=1, B1=1, B2=1, B3=CLK, B4=0. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh J, K, dan CLK. J berfungsi untuk mengatur kondisi set dan K untuk kondisi reset. Karena J berlogika 1 dan K berlogika 0 maka output dari kondisi ini pada J-K flip-flop adalah Q=1 dan Q'=0. 
  • Kondisi 7-> B0=1, B1=1, B2=1, B3=CLK, B4=1, sementara B5 dan B6 diabaikan. Pada kondisi ini, S dan R tidak aktif, sementara J dan K yang berlogika 1 mengakibatkan output toggle . 
B. D Flip-Flop

  • Kondisi 1-> B0=0, B1=1, sementara B5=B6=don't care. Pada kondisi ini kaki set yang aktif low akan menerima input 1 sehingga tidak aktif dan kaki reset yang aktif low akan menerima input 0 sehingga aktif. Karena B5 dan B6 don't care, maka kondisi rangkaian yaitu kondisi reset sehingga Q'=1 dan Q=0.
  • Kondisi 2-> B0=1, B1=0, sementara B5=B6 don't care. Pada kondisi ini kaki set yang aktif low akan menerima input 0 sehingga aktif dan kaki reset yang aktif low akan menerima input 1 sehingga tidak aktif. Karena B5 dan B6 don't care, maka kondisi rangkaian yaitu kondisi set sehingga Q'=0 dan Q=1.
  • Kondisi 3-> B0=0, B1=0, sementara B5 dan B6 don't care. Pada kondisi ini kaki set yang aktif low akan menerima input 0 sehingga aktif dan kaki reset yang aktif low akan menerima input 0 sehingga aktif. Karena kedua kaki RS aktif maka akan rangkaian berada dalam kondisi terlarang. karena B5 dan B6 don't care, maka kondisi output rangkaian yaitu Q'=1 dan Q=1.
  • Kondisi 4-> B0=1, B1=1, B5=0, dan B6= kondisi sebelumya (1). Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh D dan CLK. Output pada D berlogika 0 dan B6 sebagai CLK berinput 1. Output pada D flip-flop adalah Q=0 dan Q'=1.
  • Kondisi 5-> B0=1, B1=1, B5=1, dan B6= kondisi sebelumnya (1). Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh D dan CLK. Output pada D berlogika 1 dan B6 sebagai CLK berinput 1. Output pada D flip-flop adalah Q=0 dan Q'=1 karena clock tidak aktif.
  • Kondisi 6-> B0=1, B1=1, B5=don't care, dan B6=0. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh D dan CLK. Output pada D berlogika 1 atau 0 (dont care) dan B6 sebagai CLK berinput 0. Output pada D flip-flop adalah Q=1 dan Q'=0.
  • Kondisi 7-> B0=1, B1=1, sementara B5 dan B6 diabaikan sehingga output dari D flip-flop tidak ada.



7. Download[Kembali]











 

Komentar

Posting Komentar

Postingan populer dari blog ini

Gambar
  BAHAN PRESENTASI UNTUK MATA KULIAH  ELEKTRONIKA 2022 Nama: Yogi Hamdani Saputra    NIM: 2210951004 Elektronika A Dosen Pengampu ; Darwison,M.T Referensi:      1. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”, Jilid 1, ISBN: 978-        602-9081-10-7, CV Ferila, Padang      2. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”,Jilid 2,  ISBN: 978-        602-9081-10-8, CV Ferila, Padang      3. Robert L. Boylestad and Louis Nashelsky, Electronic Devices and Circuit Theory, Pearson, 2013      4. Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002.      5. Keith Brindley, Starting Electronics, Newness 3rd Edition, 2005      6. Ian R. Sinclair and John Dunton, Practical Electronics Handbook, Newness, 2007.      7. John M. Hughes, Practical Electronics: Components and Techniques, O’Reilly Media, 2015.  
Baca selengkapnya

KOMITMEN TERHADAP KESELAMATAN DAN RESIKO DALAM PEKERJAAN

Gambar
  A. Keselamatan dan Resiko dalam Dunia Kerja Keselamatan dalam dunia kerja mengacu pada serangkaian praktik, prosedur, dan kebijakan yang dirancang untuk melindungi karyawan dari cedera fisik, penyakit, dan kematian yang terkait dengan pekerjaan. Ini melibatkan identifikasi potensi bahaya, penerapan langkah-langkah pencegahan, dan edukasi karyawan tentang praktik kerja yang aman. Tujuan utama dari keselamatan kerja adalah menciptakan lingkungan kerja yang sehat dan bebas dari kecelakaan sehingga produktivitas dapat meningkat dan risiko kerugian dapat diminimalkan. Keselamatan kerja juga melibatkan pemantauan dan evaluasi berkala terhadap prosedur keselamatan untuk memastikan efektivitasnya dan membuat perbaikan yang diperlukan.  Gambar 1. Rambu-rambu K3 Resiko dalam dunia kerja adalah kemungkinan terjadinya insiden atau keadaan yang dapat menyebabkan kerugian atau bahaya bagi karyawan, peralatan, atau proses operasional. Resiko ini dapat berasal dari berbagai sumber, termasuk kon
Baca selengkapnya

KELEBIHAN DAN KEKURANGAN MENJADI SEORANG PEMIMPIN

Gambar
  REALITAS MENJADI SEORANG PEMIMPIN Pemimpin adalah seseorang yang memiliki kemampuan untuk mempengaruhi dan mengarahkan orang lain. Mereka bukan hanya atasan, tetapi juga mentor, motivator, dan pengambil keputusan. Pemimpin yang efektif memiliki visi yang jelas dan mampu mengkomunikasikannya kepada tim mereka. Mereka menunjukkan keteladanan dan integritas, serta mampu membuat keputusan sulit demi kepentingan bersama. Tanggung jawab seorang pemimpin meliputi berbagai aspek. Mereka harus memastikan bahwa tujuan organisasi tercapai, mengelola sumber daya dengan efisien, dan menjaga moral serta produktivitas tim. Seorang pemimpin juga harus berperan sebagai penengah konflik, memfasilitasi komunikasi yang efektif, dan menyediakan umpan balik konstruktif kepada anggota tim. Mereka harus selalu siap untuk menghadapi dan mengatasi tantangan yang muncul, baik yang bersifat internal maupun eksternal. Meskipun banyak tantangan, menjadi seorang pemimpin juga memiliki banyak kelebihan, seperti
Baca selengkapnya