LA PERCOBAAN 1 M3





1. Jurnal[Kembali]




2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
      
    

3. Rangkaian Simulasi[Kembali]


Gambar 3. Rangkaian pada Modul De Lorenzo


4. Prinsip Kerja[Kembali]

    Pada percobaan 1, kondisi 11 menunjukkan prinsip kerja rangkaian counter asynchronous 4-bit, yang dibangun menggunakan flip-flop JK atau SR. Dalam rangkaian ini, sinyal clock hanya diberikan pada input clock flip-flop pertama, sedangkan tiga flip-flop lainnya mendapatkan sinyal clock dari keluaran (output Q) flip-flop sebelumnya. Dengan demikian, sinyal clock tidak diterapkan secara serentak, melainkan secara bertahap dari satu flip-flop ke flip-flop berikutnya, menciptakan penundaan propagasi antar flip-flop yang menjadi ciri khas counter asynchronous. Output pada flip-flop pertama (Q0) merepresentasikan bit paling rendah (LSB), sedangkan output flip-flop terakhir (Q3) merepresentasikan bit paling signifikan (MSB).

    Rangkaian ini berfungsi menghitung dari nilai 0 hingga 15 secara sekuensial, yang sesuai dengan representasi biner 4-bit. Proses ini dimulai dari kondisi semua output (Q0, Q1, Q2, Q3) berada pada logika rendah (0) hingga mencapai logika tinggi penuh (1111) yang setara dengan nilai desimal 15. Setelah mencapai nilai 15, rangkaian akan kembali reset ke 0 dan menghitung ulang dari awal. Siklus ini terus berulang selama rangkaian diberi daya. Karakteristik utama dari counter asynchronous ini adalah setiap flip-flop berubah status bergantung pada sinyal clock yang berasal dari flip-flop sebelumnya, sehingga terdapat efek propagasi yang menyebabkan penundaan kecil pada perubahan keluaran. Penundaan ini dapat bertambah seiring bertambahnya jumlah bit yang digunakan, sehingga memengaruhi kecepatan maksimal rangkaian dalam aplikasi praktis. Counter jenis ini sering digunakan untuk aplikasi sederhana, seperti penghitungan pulsa atau frekuensi rendah, karena desainnya relatif sederhana dan mudah diimplementasikan.


5. Video Percobaan[Kembali]


6. Analisis[Kembali]

1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR-nya dihubungkan ke ground ketika SR aktif low!
Jawab :
Rangkaian percobaan 1 merupakan bentuk dari counter asynchronous, dimana terbentuk dari 4 buah JK flip-flop yang dipasangkan dengan clock dan input untuk flip-flop setelahnya dari output flip-flop sebelumnya. Jika pin set dan reset aktif low diberikan  logika nol (dihubungkan ke ground), maka kedua pin akan aktif. Akibatnya, terjadi kondisi terlarang yaitu nilai output Q dan Q' sama yaitu bernilai 1 sehingga meskipun diberi clock pada flip-flop pertama, tidak terjadi perubahan pada Q1 dan mengakibatkanm nilai Q2 hingga Q4 tetap sama yaitu 1. Output akhir yang dihasilkan saat rangkaian dijalankan yaitu bernilai 1111 atau desimalnya 15.

2. Apa yang terjadi jika output Q' masing-masing flip-flop dihubungkan ke input clock flip-flop selanjutnya?
Jawab :
Rangkaian percobaan 1 merupakan counter asynchronous dengan tipe up counter. Hal ini akan membuat nilai ouput naik secara bertahap sesuai dengan trigger yang diberikan oleh clock saat clock flip-flop selanjutnya menggunakan nilai Q output flip-flop sebelumnya. Namun, saat input clock yang diambil berasal dari Q', maka akan terjadi counter down yaitu perhitungan dilakukan mulai dari nilai tertinggi ke nilai terendah. Pada percobaan, berarti dihasilkan perhitungan counter down dari bit 1111 ke 0000.






7. Download[Kembali]











 

 

Komentar

Postingan populer dari blog ini

KOMITMEN TERHADAP KESELAMATAN DAN RESIKO DALAM PEKERJAAN

KELEBIHAN DAN KEKURANGAN MENJADI SEORANG PEMIMPIN