LA 1 (PERCOBAAN 1) - M4





1. Jurnal[Kembali]





2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
      
    

3. Rangkaian Simulasi[Kembali]

Gambar 3. Rangkaian pada Modul De Lorenzo


4. Prinsip Kerja[Kembali]

Pada percobaan pertama ini, digunakan empat buah JK flip-flop, satu gerbang AND, saklar sebagai input, dan LED sebagai output dengan susunan sebagai berikut :

JK Flip-Flop 1 memiliki sambungan sebagai berikut: kaki S terhubung ke B6' sebagai input set, kaki J terhubung ke Q dari JK flip-flop kedua, kaki K terhubung ke Q' dari JK flip-flop kedua, kaki C terhubung ke output gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H7 sebagai output.

JK Flip-Flop 2: kaki S terhubung ke B5' sebagai input set, kaki J terhubung ke Q dari JK flip-flop ketiga, kaki K terhubung ke Q' dari JK flip-flop ketiga, kaki C terhubung ke output gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H6 sebagai output.

JK Flip-Flop 3: kaki S terhubung ke B4' sebagai input set, kaki J terhubung ke Q dari JK flip-flop keempat, kaki K terhubung ke Q' dari JK flip-flop keempat, kaki C terhubung ke output gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H5 sebagai output.

JK Flip-Flop 4: kaki S terhubung ke B3' sebagai input set, kaki J terhubung ke B1, kaki K terhubung ke B1', kaki C terhubung ke output gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H4 sebagai output.

Input ke gerbang AND berasal dari B2 dan sinyal clock (CLK).

Pada percobaan ini, nilai-nilai B0 hingga B6 akan dimodifikasi untuk menentukan jenis shift register yang digunakan.

Kondisi 1

B3-B6 = 0, B0, B2 = 1, B1 = X

Dengan B3-B6 terhubung ke kaki S pada JK flip-flop dan diberi logika 0, maka B3'-B6' menjadi logika 1. Hal ini akan menonaktifkan kaki S, karena kaki S pada JK flip-flop berfungsi aktif saat logika 0. B0 yang terhubung ke kaki R harus berlogika 1 agar kaki R tidak aktif, karena kaki R bekerja aktif pada logika 0. B2 diberikan logika 1 untuk mengaktifkan output gerbang AND. Sinyal clock diteruskan ke masing-masing flip-flop melalui gerbang AND. B1 tidak berpengaruh (X), artinya B1 bertindak sebagai input. Dalam kondisi ini, data dimasukkan dan dikeluarkan secara serial (SISO – Serial In Serial Out).

Kondisi 2

B3-B6 = 0, B1 = X, B0 = 1, B2 = ↓

B3-B6 diberikan logika 0 yang terhubung ke kaki S pada JK flip-flop. B0 terhubung ke kaki R untuk mencegah reset. B2 diberikan logika turun (↓), yang mengarah pada pengontrolan gerbang AND. B1 tidak berpengaruh (X) dan berfungsi sebagai input. Dalam percobaan ini, data dimasukkan satu per satu (serial) dan dikeluarkan secara bersamaan (paralel). Dengan demikian, rangkaian ini merupakan jenis shift register Serial In Parallel Out (SIPO).

Kondisi 3

B3-B6 = X, B1 = 0, B0, B2 = 1

B3-B6 diberikan logika X sebagai input, sedangkan B1 diberi logika 0. B0 dan B2 diatur ke logika 1. Dalam kondisi ini, input dimasukkan sekaligus (paralel) dengan menekan B3-B6 secara bersamaan. Outputnya akan dikeluarkan satu per satu (serial). Oleh karena itu, rangkaian ini adalah jenis shift register Parallel In Serial Out (PISO).

Kondisi 4

B3-B6 = X, B0 = 1, B1, B2 = 0

B3-B6 diberikan logika X sebagai input. B0 diatur ke logika 1 dan B1 serta B2 ke logika 0. Dalam kondisi ini, input dimasukkan secara bersamaan (paralel) dengan menekan B3-B6. Output akan dikeluarkan sekaligus (paralel). Dengan demikian, rangkaian ini termasuk jenis shift register Parallel In Parallel Out (PIPO).


    
5. Video Percobaan[Kembali]



6. Analisis[Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan !
Jawab :

a. Kondisi 1 (B3-B6 = 0, B0, B2 = 1, B1 = X), Berdasarkan kondisi ini, B1 berperan sebagai pemberi variasi input pada  rangkaian. Saat variasi ini diberikan, data yang dikirim akan masuk satu per satu dan dikeluarkan juga secara satu per satu. Proses penyimpanan dan pengeluaran data ini sesuai dengan prinsip kerja dari shift register serial in serial out atau SISO.

b. Kondisi 2 (B3-B6 = 0, B1 = X, B0 = 1, B2 = ↓), Berdasarkan percobaan pada kondisi ini, B1 yang berperan sebagai input set divariasikan sebagai dari 0 ke 1 sehingga data masuk ke flip-flop secara satu per satu. Saat B1 diberikan logika 0 (dari 1 ke 0), data akan keluar dari rangkaian secara bersamaan (paralel). Berdasarkan hasil ini, rangkaian ini sesuai dengan prinsip kerja dari teori shift register SIPO atau serial in paralel out.

c. Kondisi 3 (B3-B6 = X, B1 = 0, B0, B2 = 1), Berdasarkan percobaan, dengan menekan B3-B6 secara bersamaan maka input data akan masuk secara bersamaan. Namun, saat nilai B3-B6 divariasikan masing-masing, data akan keluar satu per satu. Berdasarkan hasil ini, komdisi 3 sesuai dengan teori shift register PISO atau paralel in serial out.

d. Kondisi 4 (B3-B6 = X, B0 = 1, B1, B2 = 0), Berdasarkan percobaan , B3-B6 akan diberikan variasi data. Saat B3-B6 divariasikan secara bersama, maka nilai datanya akan masuk secara bersamaan atay serempak. Namun, karena B0 = 1 dan B1 & B2 = 0, maka data akan dikeluarkan secara bersamaan juga. Sehingga, kondisi 4 ini sesuai dengan teori shift register PIPO atau paralel in paralel out.


2. Analisalah pengaruh gerbang AND pada rangkaian. Jika inputan clock langsung dihubungkan ke flip-flop dan tidak menggunakan gerbang AND, kira-kira bagaimana outputnya? apakah sama? analisalah hal tersebut !
Jawab :

Gerbang AND pada rangkaian akan mempengaruhi clock yang dihubungkan ke masing0masing flip-flop shift register, dimana gerbang AND akan memberikan kondisi aktif dan tidak aktif pada clock. Salah satu kaki gerbang AND yang terhubung dengan swicth B2 saat diberikan logika 1 maka output gerbang menjadi clock. Sebaliknya, saat diberikan logika 0 maka output gerbang akan bernilai 0. Gerbang AND memberikan pengaruh pada shift register, dimana saar gerbang AND dihapus maka sumber clock akan terhubung langsung dengan JK flip flop sehingga sulit menentukan output yang dihasilkan.
 


7. Download[Kembali]











 

 

Komentar

Postingan populer dari blog ini

KOMITMEN TERHADAP KESELAMATAN DAN RESIKO DALAM PEKERJAAN

KELEBIHAN DAN KEKURANGAN MENJADI SEORANG PEMIMPIN